锁相频率合成器的电磁兼容设计

摘 要

为了提高锁相频率合成器抗电磁干扰的能力，通过对锁相频率合成器电磁干扰三要素（电磁干扰源、传输途径和敏感设备）的分析，从限制干扰源的电磁发射、控制电磁干扰的传播及增强敏感设备的抗干扰能力三条途径开展锁相频率合成器的电磁兼容设计研究并提出锁相频率合成器电磁兼容设计原则。

【关键词】电磁兼容 电磁干扰 锁相频率合成器 电磁兼容设计

随着电子信息技术的飞速发展，众多功能各异的电子设备被设计生产出来并投入使用。这些电子设备在给人们带来工作和生活便利的同时也使得人类生存空间的电磁环境愈加复杂，电磁能量也日趋增强，现今电磁干扰已经成为人类生存面临的几大危害之一。

频率合成器是采用频率合成技术以一个或几个具有高精度、高稳定度的信号作为基准信号运用混频、倍频和分频等方法产生一系列频率各异但同样具备高精确度和高稳定度信号的设备。作为整个电子设备的“心脏”，频率合成器的性能将直接影响整个电子设备性能的好坏，为了确保电子设备在复杂电磁环境中的工作正常，工程中开展频率合成器的电磁兼容设计研究是十分必要且必须的。

1 电子设备电磁兼容设计概述

1.1 电磁兼容概念

电磁兼容（EMC，Electro Magnetic Compatibility），顾名思义就是在共同的电磁环境中功能不同的电子设备、系统正常工作互不干扰，保持“兼容”的状态。因此开展电磁兼容设计的目的就是抑制设备或系统内外存在的各种电磁干扰，增强自身抗电磁干扰能力。

根据电磁干扰传播途径电磁干扰可分为沿着导体传播的传导干扰和通过空间以电磁波形式传播的辐射干扰。

通过对电磁干扰产生原因的分析，总结出引起电磁干扰的三要素分别是电磁干扰源、传输途径和敏感设备，三要素的共同作用将会产生电磁干扰，三者缺一不可。因此抑制电磁干扰，提高电子设备或系统的电磁兼容性将从限制干扰源的电磁发射、控制电磁干扰的传播途径及增强敏感设备的抗干扰能力三方面着手开展研究。

1.2 工程中电子设备电磁兼容设计方法概述

工程中开展电子设备电磁兼容设计的目的就是抑制电磁干扰。前面已经指出干扰源、传播途径和敏感设备是电磁干扰产生的三要素，为了能够有效的抑制电磁干扰，在进行电磁兼容设计前应首先完成对电子设备潜在的电磁干扰三要素的确认，然后针对性的以限制干扰源的电磁发射、控制电磁干扰的传播途径和增强敏感设备的抗干扰能力为目的开展电子设备的电磁兼容设计。

2 锁相频率合成技术简述

2.1 频率合成技术分类

根据合成方法的不同，频率合成技术可分为直接频率合成技术、间接频率合成技术和直接数字合成技术。

2.1.1 直接频率合成技术

以一个或几个高精度高稳定度信号为基准信号，经过倍频、分频、混频等方式直接产生一系列离散频率信号。直接频率合成技术具有频率稳定度高，变频时间短的优点，但同时也有杂散频率多，抑制难度大，结构复杂的缺点。

2.1.2 间接频率合成技术

以锁相频率合成技术为代表，一个或几个参考信号通过谐波发生器、混频或分频等产生大量谐波或组合频率，使用锁相环（PLL，Phase Locked Loop）电路将压控振荡器输出频率锁定在某特定频率上，压控振荡器间接产生需要的频率信号。该方法具有频率稳定度高，杂散抑制好等优点，缺点是变频时间长，相位噪声差。

2.1.3 直接数字频率合成技术

基于数字采样和存储技术的直接数字频率合成技术具有变频时间短，频率分辨率高，相对带宽宽，可编程，易于单片集成等许多优点，但是也存在杂散差，调谐带宽窄，输出功率低等缺点。

在进行频率合成器设计时，需要根据对频率合成器的不同使用要求选择适合的设计方案开展设计。对于要求输出信号频率稳定度高，杂散抑制好，对结构有严格限制的频率合成器一般选用锁相频率合成技术。

2.2 锁相频率合成技术工作原理

PLL电路用于产生与输入信号相位同步的新的信号，锁相频率合成技术就是采用PLL方式的频率合成技术。

图1是一种采用锁相频率合成技术的频率合成器的组成框图。其中，鉴相器用于检测两个输入信号的相位差；环路滤波器将鉴相器输出的含有纹波的直流信号平均化，将其变为交流成分少的直流信号。压控振荡器是由输入的直流信号控制振荡频率，是一种频率可变的振荡器。

3 锁相频率合成器的电磁兼容设计研究

图2可以看到即使是简单的电子设备也是由各种功能电路模块构成的，电子设备能够在复杂的电磁环境中正常工作的前提就是确保这些功能电路模块不受电磁干扰正常工作，这就要求：

（1）功能电路模块内部各PCB电路工作正常，互不干扰；

（2）功能电路模块不会受到外部电路干扰，这中间既包括电子设备内部的其他功能电路模块，也包含其他电子设备。

因此在进行锁相频率合成器的电磁兼容设计时需要考虑以下两方面内容：

（1）锁相频率合成器内部各功能电路之间的电磁兼容设计；

（2）锁相频率合成器与外部电路之间的电磁兼容设计。

前面已经介绍过抑制电磁干扰的三种方法分别是：限制干扰源的电磁发射、控制电磁干扰的传播途径和增强敏感设备的抗干扰能力。要进行锁相频率合成器的电磁兼容设计需从这三方面开展针对性的设计。

3.1 锁相频率合成器内部各功能电路之间的电磁兼容设计

3.1.1 锁相频率合成器内部各功能电路之间的电磁兼容分析

为了能够更方便的开展电磁兼容设计，首先需要明确锁相频率合成器内部各功能电路在电磁干扰三要素中所扮演的角色。

第二章中已经介绍过锁相频率合成器主要包括鉴相器，环路滤波器和VCO三部分电路，通过对这三部分电路在整个电路中需完成的功能可以确定：相较于在低频频段工作的鉴相器和环路滤波器，VCO的工作频段最高，随着工作频率的升高，近场辐射越大，对周围电路及元器件的影响也越大，因此可将VCO看作“干扰源”；鉴相器和环路滤波器为“敏感设备”；VCO的控制电压VT和鉴相器的反馈信号传输线则可能成为“电磁干扰的传播途径”。

3.1.2 锁相频率合成器内部各功能电路之间的电磁兼容设计原则

通过对锁相频率合成器内部各功能电路之间的电磁兼容分析，综合工程设计经验的锁相频率合成器的电磁兼容设计应遵循以下原则：

（1）根据锁相频率合成器的使用环境和使用平台选择适合的元器件和连接器。

（2）在进行PCB电路布局时，根据电路功能和工作频段进行分区布局，为了能够做好“干扰源（VCO）”和“敏感设备（鉴相器和环路滤波器）”的有效隔离，可将“干扰源”和“敏感设备”分别设计成各自独立的PCB电路并装入屏蔽盒体的不同腔内，使其保持相互隔离，避免干扰。

（3）在进行PCB电路布线时，作为可能成为“电磁干扰传播途径”的VCO的控制电压VT和鉴相器的反馈信号传输线应避免与其他传输线构成平行走线，形成电磁干扰。如平行走线确实无法避免，则平行走线应尽量短，走线间距尽量大。当设计受到其他条件制约时，可在VCO的VT引脚端布置滤波电容，电容越靠近引脚越好。在鉴相器的反馈信号传输线的适合位置布置滤波器，抑制干扰。

（4）PCB电路接地层与屏蔽盒体应充分接触，确保PCB电路接地良好，同时避免鉴相器与VCO共点接地。

（5）若控制电压VT传输线和反馈信号传输线因为盒体屏蔽效果不好而引入电磁干扰，可选择添加吸波材料的方式来抑制电磁干扰。

3.2 锁相频率合成器与外部电路之间的电磁兼容设计

3.2.1 锁相频率合成器与外部电路之间的电磁兼容分析

从锁相频率合成器的工作原理可以看出锁相频率合成器实际是将低频信号倍频产生一个高频信号，这种倍频的次数可能高达几百次，因此输入信号带来的即使是很轻微的电磁干扰，在经过锁相频率合成器倍频后都可能恶化为严重的电磁干扰，使通过锁相频率合成器产生的信号无法满足使用要求，更严重时甚至造成整个电子设备无法正常工作。因此锁相频率合成器在整个电子设备中既是“敏感设备”同时也是“干扰源”。

3.2.2 锁相频率合成器与外部电路之间的电磁兼容设计原则

前面已经提到电磁干扰主要分为传导干扰和辐射干扰。工程设计中，锁相频率合成器的结构设计通常采用功能电路模块化的结构形式，这种结构形式对抑制辐射干扰有良好的效果。

通过对传导干扰产生原因的分析，传导干扰主要通过输入输出信号传输线、为锁相频率合成器供电的电源线和提供控制信号的控制线对锁相频率合成器和外部电路进行干扰，为了降低传导干扰的影响，在进行工程设计时应开展针对性的电磁兼容设计，其设计原则如下：

（1）输入输出信号传输线需选用屏蔽效果好的射频电缆，锁相频率合成器供电的电源线和提供控制信号的控制线可选用双绞线。必要时，可在连接器和传输线连接处、射频电缆、电源线和控制线外部加屏蔽套。

（2）完成锁相频率合成器与外部电路之间电源线、控制线和输入输出射频电缆的合理布线，为避免互相干扰，射频电缆、电源线和控制线应分区布线。

（3）设计时需保证射频电缆、电源线和控制线就近接地，以减少回路面积抑制共模干扰。

（4）锁相频率合成器的供电电源最好选用电磁干扰较小的线性电源。若因为电子设备体积、重量的限制需要供电电源选用开关电源时，则开关电源对自身产生的射频干扰信号的抑制应满足锁相频率合成器正常工作需要。并在锁相频率合成器的电源输入端放置带有滤波特性的元器件有针对性的对这种射频干扰进行抑制。

（5）必要时，可在锁相频率合成器的输入输出信号传输线上加入滤波器抑制干扰信号。

4 总结

在复杂的电磁环境中为了保证电子设备的正常工作需要在工程设计同时进行电磁兼容设计，基于锁相频率合成器工作特点和工程经验总结的锁相频率合成器电磁兼容设计原则可有效地指导锁相频率合成器的电磁兼容设计，使锁相频率合成器的电磁兼容性能得到提高，满足整个电子设备的使用需求。

参考文献

[1]杨克俊.电磁兼容原理与设计技术（第二版）[M].北京：人民邮电出版社，2011.

[2]朱立文等.电磁兼容设计与整改对策及案例分析[M].北京：电子工业出版社，2012.

[3]区健昌，林守霖，吕英华.电子设备的电磁兼容性设计理论与实践[M].北京：电子工业出版社，2010.

[4][日]远坂俊昭.锁相环（PLL）电路设计与应用[M].何希才，译.北京：科学出版社，2006.

[5][美]Richard Chi-Hai Li（李缉熙）.射频电路工程设计[M].鲍景富，唐宗熙，张彪，译.北京：电子工业出版社，2011.

[6]翟伟锋，王瑞鑫，王小波.关于PCB板接地设计的研究[J].电源世界，2008：39-41.

[7]王艳春，祖静，崔春生.印制电路板的电磁兼容性设计[J].计量与测试技术，2011，（38）：47-50.

[8]顾金良，陈大鹏.军用电子设备电磁兼容设计流程及工程实践[J].仪表技术，2011（05）：10-12.

作者简介

熊娜（1982-），女，甘肃省兰州市人。大学本科学历。现为中国电子科技集团第三十八研究所工程师。主要研究方向为接收系统和频率源设计。

作者单位

中国电子科技集团第三十八研究所收发技术研究部 安徽省合肥市 230088